Структура базового микропроцессора

Функционально микропроцессор можно разделить на две части (смотри рисунок):

- операционную (устройство управления и устройство обработки данных), содержащую арифметико-логическое устройство, микропроцессорную память (за исключением сегментных регистров), блок микропрограммного управления, объединенных в устройство обработки данных, и устройство управления;

- интерфейсную (или устройство связи с магистралью), содержащую блок сегментных регистров микропроцессорной памяти, блок регистров команд (регистры памяти для хранения кодов команд, выполняемых в ближайшие такты работы) и сумматор адреса.

Устройство обработки данных предназначено для выполнения команд. Устройство управления обеспечивает синхронизацию работы устройств микропроцессора, выработку управляющих сигналов и сигналов состояния для обмена с другими устройствами, анализ и соответствующую реакцию на сигналы других устройств ЭВМ.

Устройство связи с магистралью обеспечивает формирование физического адреса памяти и адреса внешнего устройства, выбор команд из памяти, обмен данными с запоминающими устройствами, внешними устройствами, другими процессорами по магистрали.

Обе части микропроцессора работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) выполняется во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнить операции в конвейерном режиме. Такая организация микропроцессора позволяет существенно повысить его эффективное быстродействие.

Рисунок Упрощенная структурная схема микропроцессора
(на примере i8086)

На внешних выводах микропроцессора широко используется принцип мультиплексирования сигналов – передача разных сигналов по общим линиям с разделением времени. Кроме того, одни и те же выводы могут использоваться для передачи разных сигналов в зависимости от режима (минимальный или максимальный).

В таблице ниже приведено описание внешних выводов МП i8086. При описании выводов косой чертой разделены сигналы, появляющиеся на выводе в разные моменты машинного цикла. В круглых скобках указаны сигналы, характерные только для максимального режима.

Внешний вывод	Описание
	Младшие 0 – 15 разряды адреса/данные
	Старшие 16 – 19 разряды адреса/сигналы состояния
	Разрешение передачи старшего байта данных/сигнал состояния
	Строб адреса (состояние очереди команд)
	Чтение
	Запись (блокировка канала)
	Память – внешнее устройство (состояние цикла)
	Выдача/прием (состояние цикла)
	Разрешение передачи данных (состояние цикла)
	Проверка
	Готовность
	Сброс
	Тактовый сигнал
	Запрос внешнего прерывания
	Подтверждение прерывания (состояние очереди команд)
	Запрос немаскируемого прерывания
	Запрос прямого доступа к памяти (запрос/подтверждение доступа к магистрали)
	Подтверждение прямого доступа к памяти (запрос/подтверждение доступа к магистрали)
	Потенциал задания режима (min = 1, max = 0)