Канальное кодирование

Речевой кодер передает каждые 260 бит информационной последовательности со скоростью v = 13 Кбит/с на схему канального кодирования. Первые 182 бита этого кадра (биты 1-го класса) защищаются с помощью блочного кода. Для этого биты 1-го класса разделяются дополнительно на 50 бит класса 1а и 132 бита класса 1б, рисунок 6.12.

 

 

Рисунок 6.12 – Структура формирования сигнала

 

Блочный код представляет собой систематический циклический код (53,50).

В соответствии с принятым правилом формирования системного кода, ключ SW закрыт на время первых 50 тактовых импульсов, а информационные биты, поступающие на вход кодирующего устройства, одновременно поступают на блок переупорядочения и формирования 3 бит проверки на четность, рисунок 9.11.

После 50 тактовых импульсов переключатель SW срабатывает, и биты проверки на четность поступают из кодирующего устройства.

 

 

Рисунок 9.11 – Структурная схема циклического кодера.

 

Рисунок 9.12 – Структура формирования сигнала.

 

Далее проводится первый шаг перемежения: биты с четными индексами собираются в первой части информационного слова, затем идут 3 бита проверки на четность, затем собираются биты с нечетными индексами и переставляются. Затем следуют 4 нулевых бита, которые нужны для формирования кода, исправляющего случайные ошибки в канале, рисунок 9.13.

 

Рисунок 9.13 – Структура формирования сигнала.

 

Затем 189 бит кодируются сверточным кодом. Сверточный код является непрерывным. В основу положен принцип формирования проверочных разрядов путем суммирования по модулю «2» каждого информационного разряда с некоторым набором предыдущих разрядов. К информационному разряду добавляются 2 проверочных, полученных в процессе формирования, рисунок 9.14, таблица 9.2.

 

Рисунок 9.14 – Схема сверточного кодера

 

Таблица 9.2

 

Входная информация Содержимое ячеек

После сверточного кодирования общая длина кадра составит 456 бит, рисунок 9.15.

 

 

Рисунок 9.15 - Структура формирования сигнала

 

После этого кадр из 456 бит делится на восемь 57-битовых подблоков, рисунок 9.16 .

 

B0 B1 B2 B3 B4 B5 B6 B7

 

Рисунок 9.16 – Структура формирования сигнала.

 

Затем подблоки подвергаются диагональному и внутрикадровому перемежению, разбиваются на пакеты и пакеты перемежаются.