Сумматор

Основные узлы ЭВМ

Триггер.

Рассмотренные схемы, И, ИЛИ, НЕ не обладают памятью. В этих схемах информация на выходе присутствует до тех пор, пока присутствует информация на входе.

Триггер является элементом памяти, т.е. - это электронная схема, широко применяемая в регистрах компьютера для запоминания одного разряда двоичного кода. Триггер может находиться на одном из двух устойчивых состояний. Одному из этих состояний приписывается значение 1, а другому — 0. Состояние триггера распознается по его выходному сигналу.

Термин триггер происходит от английского слова trigger — защелка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин flip-flop, что в переводе означает «хлопанье». Это звукоподражательное название электронной схемы указывает на ее способность мгновенно переходить («перебрасываться») из одного состояния в другое и обратно.

Самый распространенный тип триггера — так называемый RS-триггер (S и R соответственно от английских set — установка и reset — сброс).

Используя основные логические схемы И, ИЛИ, НЕ и законы алгебры логики, можно строить и более сложные схемы — узлы ЭВМ. Сумматором называется узел ЭВМ, выполняющий арифметическое суммирование кодов чисел. Обычно сумматор представляет собой комбинацию однозарядных сумматоров, в которых осуществляется сложение трех цифр: цифры первого слагаемого, цифры второго слагаемого и цифры переноса из соседнего младшего разряда. В результате сложения получается цифра суммы для дан­ного разряда и цифра переноса в следующий старший разряд. Рассмотрим принцип построения сложных схем на примере одноразрядного сумматора на два входа (ОС-2). Приведем пример из двоичной арифметики, т. е. правила выполнения суммирования лад двоичными числами:

0 + 0 = 0, 0+1 = 1, 1+0=1, l + l=0+ единица переноса в стар­ший разряд.

Тогда ОС-2 можно представить как сложную схему с двумя входами А и В, на которые поступают знамения разрядов суммируемых чисел и двумя выходами С и П, на которых образуются значения суммы и переноса в следующий разряд соответственно.

Работа такого сумматора может быть определена следующей таблицей.

Таблицв А

Из таблицы видно, что перенос (П) равен единице в том случае, если присутствует информация на входе А и на входе В (т. е. A=B=l). Теперь составим другую таблицу, в которую занесем разные логические операции из значений А, В.

Таблица Б

Сравнивая таблицы А и Б мы приходим к выводу, что

C=¬(AÙB)(AÚB)

П= А/\В

На основании последнего выражения можно построить схему одноразрядного сумматора, логика которого oтpaжена в табл. А. Для построения такой схемы нам потребуется одна схема логического сложения (ИЛИ), две схемы логического умножения (И) и одна схема отрицания (НЕ). Надо предусмотреть, чтобы сигналы А и В одновременно (параллельно) поступали на входы схем логического сложения и умножения.

Аналогичным образом можно построить сумматоры и на большее число входов. Рассмотренный нами сумматор относится к типу сумматоров на основе комбинационных схем. Если же одноразрядные сумматоры выполнены на триггерах, то мы получим сумматор накапливающего типа.