АЛУ с сосредоточенной памятью и логикой
Схема АЛУ с комбинационным сумматором
Наличие накапливающего сумматора было характерно для ЭВМ первых поколений. В ЭВМ второго поколения начали применяться комбинационные сумматоры, которые выполнялись на входной логике регистров, построенных на триггерах без внутренней задержки. АЛУ такого типа приведено на рис. 9.2.
 |
Рис. 9.2. Схема АЛУ с комбинационным сумматором
С помощью RG1 производится прием слов из ЗУ и их инвертирование в случае необходимости. На этом же регистре хранится одно из слагаемых, множимое и делитель в процессе выполнения соответствующих операций. На RG2 формируется сумма чисел из RG1 и RG3. Через RG2 также производится выдача результатов операций. Регистр RG3 осуществляет хранение второго слагаемого. При выполнении операций умножения и деления на RG2 формируются суммы частичных произведений и остатки, сдвиг которых осуществляется при помощи RG3. Регистры RG4 и RG5 используются как один сдвигающий регистр, куда помещается множитель и записывается частное. Регистр RG6, длиной в 9 разрядов, служит для хранения порядка результата при работе АЛУ в режиме с плавающей запятой. При обработке в рассматриваемом АЛУ чисел, разрядность которых превышает 32, используются регистры, получаемые из RG2 и RG4, а также из RG3 и RG5. Эти четыре регистра могут составить 64-разрядный сдвигающий регистр.
Большое число связей, нерегулярность структуры и микрооперационная избыточность АЛУ с комбинационным сумматором привели к тому, что в ЭВМ третьего поколения и в микропроцессорных системах получили широкое распространение АЛУ с сосредоточенной памятью и логикой (рис. 9.3).
Рис. 9.3. Схема АЛУ с сосредоточенной памятью и логикой
Особенность такого АЛУ состоит в том, что все его регистры объединены в накопитель типа СОЗУ, а все арифметические и логические цепи вынесены из накопителя и объединены в блок арифметических и логических цепей LSM. Блок управления в зависимости от выполняемой операции и поступающих от LSM условий FL генерирует микрооперации (INS).
В качестве операционных могут использоваться любые три регистра накопителя, выбор которых и подключение их к каналам A, B и C осуществляется путем задания адресов AA, AB, AC и последующей их дешифрации. Вследствие этого удается значительно сократить количество всевозможных пересылок информации как между регистрами АЛУ, так и между АЛУ и ОЗУ (RAMCP). Это способствует повышению быстродействия, так как пересылка по времени равноценна обращению к СОЗУ. Кроме того, такая структура АЛУ позволяет сократить аппаратурные затраты за счет исключения цепей одинакового назначения в различных регистрах. Такое исключение имеет и отрицательные последствия, которые проявляются в невозможности совмещения во времени отдельных микроопераций. Однако указанные преимущества, гибкость и регулярность структуры АЛУ послужили причиной их широкого распространения. В микропроцессорных БИС описанная структура не всегда реализуется в полном объеме. Вследствие этого АЛУ микропроцессорных БИС можно классифицировать по числу адресов в RAM (1-, 2- и 3-адресные), а также по количеству и виду (одно-, или двунаправленные) шин, связывающих RAM и LSM.