Структура АЛУ с накапливающим сумматором

План лекции.

1. Структура АЛУ с накапливающим сумматором.

2. Схема АЛУ с комбинационным сумматором.

3. АЛУ с сосредоточенной памятью и логикой.

4. АЛУ блочного типа.

5. АЛУ на базе логических запоминающих устройств (ЛЗУ).

6. АЛУ конвейерного типа.

Операционные блоки, выполняющие отдельные операции, редко используются обособленно. Чаще всего эти блоки объединяются в одном АЛУ. Такое объединение удается осуществить благодаря тому, что практически все рассмотренные операционные блоки состоят из одних и тех же узлов, а именно: нескольких регистров и сумматоров. Отличия проявляются большей частью только в соединениях между узлами и способах формирования последовательностей управляющих сигналов.

В ЭВМ первого и второго поколений широко использовались малорегистровые АЛУ как с фиксированной, так и с плавающей запятой. Отличительной особенностью таких АЛУ является наличие небольшого (3…5) числа регистров.Одно из таких АЛУ состоит из двух регистров RG1 и RG2, накапливающего сумматора SMRG и блока управления (CO) (рис. 9.1). Регистры обладают широким набором микроопераций: выдача прямого (TF) и инверсного (TFI) кодов, сдвиги (<, >), прием слов (WR), установка в нуль (R), и обеспечивают генерацию признаков (FL), необходимых для выполнения микроалгоритмов.

Рис. 9.1. Схема АЛУ с накапливающим сумматором

Операции начинаются после приема операндов на регистры. Множитель записывается в регистр 1, а множимое – в регистр 2. Конец умножения определяется по нулю в регистрах 1 или 2. Делитель заносится в регистр 2, а делимое – в регистр 1. Перед началом деления делимое пересылается прямым кодом в SMRG. Для определения конца деления используется регистр 1, в младший разряд которого после общего сброса в «0» заносится «1». Деление прекращается, когда после очередного сдвига в CO из RG1 поступит указанная «1». В этот же регистр записываются цифры частного. Результат любой операции через сумматор поступает в ЗУ ( RAM). Округление результата осуществляется путем записи «1» в старший разряд дополнительного сумматора с последующим отбрасыванием разрядов. В АЛУ с плавающей запятой часть разрядов выделяется для обработки порядка. Вследствие этого АЛУ условно разделяется на две части: АЛУ мантисс (32 бита) и АЛУ порядков (8 бит). При этом предусматривается режим работы с фиксированной запятой, при котором АЛУ обрабатывает мантиссы увеличенной разрядности.