Число информационных входов nинф и число адресных входов nадр связаны соотношением .

.

Один из входов каждого вентиля «И» в мультиплексоре считается основным. Он соединяется с одним из выбираемых входов схемы. Каждый из оставшихся n входов вентиля «И» так же, как в дешифраторе, соединяется с одной из управляющих линий схемы либо напрямую, либо через вентиль «НЕ». Таким образом, эти входы вентиля «И» в совокупности соответствуют конъюнктору, зависящему от n аргументов. На управляющие линии схемы подается n-разрядный двоичный код, на котором только один из конъюнкторов принимает единичное значение. На выходе соответствующего этому коду вентиля «И» дублируется бит его основной входной линии, а на выходах всех остальных вентилей формируется значение 0. Затем бит из выбранной входной линии через вентиль «ИЛИ» подается на выход мультиплексора.

На базе мультиплексора можно создать схему, моделирующую любую логическую функцию от n аргументов. Для этого нужно построить таблицу истинности этой функции и подать 1 на все основные входы схемы, соответствующие конъюнкторам со значением 1, а на все остальные основные входы подать значение 0. Тогда при поступлении на управляющие входы схемы конкретных значений аргументов на ее выходе получится значение моделируемой логической функции от этих аргументов.

Мультиплексор также может использоваться для преобразования п битов, одновременно передаваемых по разным линиям, в последовательность из п битов, передаваемых друг за другом по одной линии (рис. 3.13).Такое преобразование приходится выполнять, например, при передаче данных от одного компьютера к другому по линиям связи в компьютерных сетях, поскольку внутри компьютера биты одного или нескольких байтов обычно передаются между устройствами компьютера одновременно — параллельно, в то время как по внешним линиям связи данные, как правило, передаются последовательно.

Для выполнения обсуждаемого преобразования нужно подсоединить к основным входам мультиплексора все линии, по которым одновременно передаются биты. А на его управляющие входы подавать последовательность двоичных кодов, которые осуществляют выбор основных входных линий в желательном порядке. Подача на управляющие линии четырехвходового мультиплексора кода 00₂, то есть р = 0 и q = 0, приведет к выбору основного входа D₀ и передаче находящегося на нем бита на выход схемы. Если немного позднее подать на входы управляющий код 01₂, то на выход попадет бит с основного входа D₁. Последующая подача кодов 10₂ и 11₂ передаст на выход биты сначала со входа D₂, а затем и со входа D₃. Таким образом, параллельно передаваемый код окажется преобразованным в код, передаваемый последовательно. Нужно только своевременно фиксировать или же передавать дальше биты, последовательно попадающие на выход схемы.

Адресные входы мультиплексора обозначают комбинацией символов SED (селекция данных). Кроме адресных и информационных входов D_i мультиплексор может иметь вход разрешения работы E. Выход мультиплексора может быть организован по схеме с тремя состояниями, в этом случае вход разрешения управляет состоянием выходной цепи. Рассмотрим мультиплексор типа 8→1 (восемь входов, один выход), условное обозначение которого предложено на рисунке 2.13. На этом рисунке заданы сигналы на входах селекции и управления. Комбинация сигналов на входах селекции соответствует десятичной цифре 5, то есть мультиплексор передаёт на выход информацию с входа x5. Мультиплексор реализует функцию:

При E=1 предложенная функция соответствует таблице истинности 2.3.

Таблица 2.3

Логическую функцию, которую выполняет мультиплексор, можно реализовать с использованием многовходовых коньюнкторов и восьмивходового дизъюнктора.Если функцию селекции (выбора) входа, с которого передаётся в данный момент информация на выход, реализовать с помощью дешифратора, то мультиплексор легко реализуется по схеме, предложенной на рисунке 2.14.

Рис. 2.13. – Условное обозначение мультиплексора

Рис. 2.14. - Функциональная схема мультиплексора

Благодаря применению элемента И-ИЛИ и применению управляющего дешифратора выходной сигнал будет определяться состоянием строго определенного входного сигнала, адрес которого поступает на входы селекции. Например, при Е=1 и S2S1S0=110 на шестом выходе дешифратора формируется 1, которая разрешает прохождение на выход переменной с входа x6, то есть y=x6.

Рис. 4.15. Реализация мультиплексора на базе дешифратора.

Мультиплексирование при большом числе входов можно выполнить пирамидальным каскадированием мультиплексоров, как это показано на рис. 4.14. На рисунке показано каскадирование мультиплексоров «из 4 в 1» для реализации функции мультиплексирования «из 16 в 1».

Рис. 4.14. Пирамидальное каскадирование мультиплексоров.

Мультиплексоры первого уровня управляются адресными сигналами S0 и S1, а мультиплексоры второго – адресными сигналами S2 и S3. Каждый из мультиплексоров первого уровня выбирает один из четырех разрядов D_j. Первый мультиплексор выбирает один из разрядов D0 – D3, второй мультиплексор – один из разрядов D4 – D7 и т.д. Выходы с мультиплексоров первого уровня объединяются в мультиплексоре второго уровня, который осуществляет окончательную коммутацию и формирование выходного сигнала F.

Демультиплексор выполняет функцию, обратную мультиплексору, т.е. в соответствии с принятой адресацией S_i направляет информацию с единственного входа D на один из M выходов F_j. При этом на остальных выходах будут логические нули (единицы). Принцип работы демультиплексора «из 1 в 4» иллюстрируется таблицей истинности:

Логические выражения для каждого из выходов можно представить в виде:

;

;

;

Структурная схема, реализующая демультиплексор «из 1 в 4» приведена на рис. 4.16-а, а его условное графическое обозначение – на рис. 4.16-б.

а) б)

Рис. 4.16. Структурная схема и УГО демультиплексора «из 1 в 4».

Схему демультиплексора можно реализовать с помощью дешифратора. Действительно, ФАЛ демультиплексора отличается от ФАЛ дешифратора только наличием входного сигнала D в конъюнкциях с адресными входами. Следовательно, объединив выходы дешифратора с входом D с помощью элементов И, можно получить демультиплексор (рис. 4.17). Мультиплексоры и демультиплексоры часто называют еще цифровыми коммутаторами.

Рис. 4.17. Реализация демультирлексора на базе дешифратора.

Мультиплексор имеет несколько информационных входов (D₀, D₁, ...), адресные входы (S₀, S₁, ...), вход для подачи стробирующего сигнала E (сигнал разрешения) и один выход Q. На рис. 6.26 показано символическое изображение мультиплексора с четырьмя информационными входами.

Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход E мультиплексор выбирает один из входов, адрес которого задается двоичным кодом на адресных входах, и подключает его к выходу.

Рис. 6.26.

Функционирование мультиплексора (4->1) определяется табл. 6.13.

Таблица 6.13.

При отсутствии стробирующего сигнала (E = 0) связь между информационными входами и выходом отсутствует (Q = 0). При подаче стробирующего сигнала (E = l) на выход передается логический уровень того из информационных входов D_i, номер которого i в двоичной форме задан на адресных входах S_i. Согласно таблице, при задании адреса S_lS₀ =11₂ = 3₁₀ на выход Q будет передаваться сигнал информационного входа с адресом 3₁₀, т. е. D₃.

По таблице 6.13 можно записать следующее логическое выражение для выхода Q:

(1)

Построенная по этому выражению принципиальная схема мультиплексора показана на рис. 6.27.

Рис. 6.27.