Высокопроизводительный 32-разрядный контроллер ПДП 82380
Разрядная архитектура
Здесь прослеживается тенденция реализации контроллеров с интегрированной системой поддержки периферии, включающих все функции (обработку прерывыний, ПДП, регенерацию динамического ОЗУ и др.), которые в 8- и 16-разрядной архитектуре реализовывались на различных кристаллах.
Данная глава посвящена изложению некоторых подробностей о контроллере ПДП и его составляющих. Контроллер 82380 выполнен в 132-выводном корпусе типа PGA и представляет собой высокопроизводительное 32-разрядное устройство, обеспечивающее прямой доступ к памяти и спроектированное специально для использования в системах на базе микропроцессора 80386. Контроллер 82380 является первым коммерческим устройством, в котором реализованы функции управления ПДП по восьми независимым программируемым каналам. Контроллер 82380 повышает общую пропускную способность шины микропроцессора 80386. Применение 32-разрядного интерфейса контроллера обеспечивает эффективную передачу данных и повышает скорость обслуживания системных устройств ввода-вывода в 5 — 10 раз по сравнению с известными схемотехническими решениями. Эти особенности наиболее важны в системах, требующих быстродействующей компьютерной техники, таких как многозадачные учрежденческие рабочие станции, промышленная связь и автоматизация, САПР, гибкие производственные системы и системы искусственного интеллекта. Специализированная ориентация контроллера 82380 на особенности интерфейса микропроцессора 80386 предельно минимизирует объем соответствующих логических схем.
Контроллер 82380 называют также интегрированным системным периферийным устройством, поскольку он выполняет ряд типовых для вычислительных систем функций, обычно реализуемых на отдельных компонентах БИС и СБИС. В состав таких средств входят
· логические схемы системного сброса;
· 20-уровневый программируемый контроллер прерываний (функциональное расширение программируемого контроллера прерываний 82С59А фирмы Intel);
· четыре 16-разрядных программируемых таймера;
· программируемый генератор с состояниями ожидания;
· контроллер регенерации динамического ОЗУ;
· схемы управления и арбитража внутренней шины.
Структурная схема контроллера 82380 показана на Рис. 9.1. Для каждого из восьми независимых каналов передачи данных в контроллере 82380 имеется вспомогательная регистровая память, поддерживающая обмен данными произвольной разрядности. Это позволяет исключить дополнительные внешние цепи для. выполнения действий по выравниванию данных на определенную границу. В результате контроллер обеспечивает передачу данных между устройствами с разными размерами тракта данных по одному каналу.