Реализация микропроцессорных модулей и состав линий системного интерфейса

Для обеспечения функционирования микропроцессора к нему обязательно следует подключить тактовый генератор и буферные схемы, увеличивающие нагрузочную способность системных шин.

Системная шина управления может быть в простейшем случае образована двумя выходными сигналами МП - RD и WR. Однако, в большинстве МПС фиксируются разряды (все или часть) PSW и на их основе формируется расширенный состав линий управления.

Типичная структура процессорного модуля показана на Рис. 4.4, в схеме которого, наряду с МП К580ВМ80, использованы СИС серии К580: генератор тактовых импульсов К580ГФ24, системный контроллер К580ВК28 и шинные формирователи К580ВА86.

Тактовый генератор. .ГФ24 (Рис. 4.5), наряду с выработкой тактовых сигналов Ф₁, Ф₂, стробирует внешние асинхронные сигналы RESIN, RDYIN по фазе Ф₂ и формирует сигнал строба STB для защелкивания PSW: STB = SYNC & Ф₁. Сигналы Ф₁, Ф₂ имеют амплитуду 12В; кроме того выдается сигнал Ф_2ттл уровня ТТЛ-схем.

Рис. 4.4. Структура процессорного модуля на базе микропроцессора i8080

Системный контроллер. .ВК28 (Рис. 4.6) буферирует шину данных, образуя системную шину данных DB[7:0] с нагрузочной способностью порядка 30 нагрузок ТТЛ. В состав. .ВК28 входит регистр-защелка, фиксирующий 5 разрядов PSW (0,1,4,6,7) по стробу STB, и логическая схема, формирующая сигналы на 5 управляющих линиях системного интерфейса:

RDM - чтение из памяти;

WRM - запись в память;

RDIO - чтение из внешнего устройства;

WRIO - запись во внешнее устройство;

INTA - подтверждение прерывания.

Входной сигнал HLDA высоким уровнем переводит все выходы системного контроллера в высокоимпедансное состояние, то же делает и внешний сигнал BUSEN - "разрешение работы шины".

Рис. 4.5. Тактовый генератор К580ГФ24

Рис. 4.6. Системный контроллер К580ВК28

Шинные формирователи. .ВА86 буферируют однонаправленную шину адреса, а сигнал HLDA, поступающий на вход OE переводит высоким уровнем системную шину AB[15:0] в высокоимпедансное состояние.

Внешний сигнал RDYIN формируется обычно на специальном триггере, что позволяет реализовать, с одной стороны – асинхронный режим обмена микропроцессора с «медленными» устройствами, с другой стороны – пошаговый и потактовый режимы работы системы. На рисунке ­ сигнал готовности RDYIN сбрасывается: (1) селектором адреса «медленного» устройства; (2) сигналом M1 = D5&STB в пошаговом режиме; (3) сигналом SYNC в потактовом режиме. Установка RDYIN осуществляется сигналом готовности устройства или кнопкой «Пуск».