Построение систем на основе ЦП i486

В основе построения систем на базе ЦП i486 лежит модульный принцип. Связь ЦП с УВВ и внешней памятью осуществляется по системной шине, включающей МА, МД и МУ. Поэтому для организации связи с внешними устройствами служит контроллер шины.

Для старших моделей семейства применяются ИС большой степени интеграции. Широкое применение нашли программируемые БИС на основе ПЛМ, программируемых логических устройств. Контроллер шины реализован на основе БИС ПЛУ, включающих в себя регистр адреса, системный контроллер шины, шинные формирователи. Декодер адреса (селектор выбора адреса) реализован на основе БИС ПЛМ, а логика управления на основе программируемого логического устройства. ПЛМ и ПЛУ более предпочтительны, т.к. однажды разработанную схему можно перепрограммировать под любую конфигурацию системы, сокращаются аппаратурные затраты и объем монтажа на печатной плате, снижаются затраты на проектирование. Фирма Intel выпускает большую номенклатуру различных типов ПЛМ и ПЛУ с памятью (mPLD, iPLD), и поставляют свою систему программирования (программаторы), обеспечивающие компиляцию и моделирование функций всех типов ПЛУ.

На рисунке приведена простейшая типовая структура сопряжения ЦП i486 с внешними устройствами. С помощью декодера адреса осуществляется выбор группы устройств или устройства, с которым будет выполняться обмен по шине (памяти или УВВ), Внешняя память (ОП) большой емкости строится на БИС динамической памяти с временем выборки » 80 нс. Стоимость БИС памяти с освоением технологии резко уменьшается.

В отличие от статической памяти, память динамического типа требует периодической регенерации своего содержимого. Процесс регенерации выполняется в промежутках времени между обращениями к памяти или ее модулям или, если этого времени недостаточно, по таймеру регенерации динамического ОЗУ.

Периферийные БИС, практически все, являются многофункциональными и программируемыми. Наблюдается тенденция концентрации их в одном корпусе БИС, что позволило создать набор СБИС, получивших название интегрированные системные периферийные устройства, которые имеют одинаковые интерфейсы и выполняют группу функций по назначению: например, связи с центральной частью процессора (блок таймеров, система прерываний, ПДП, регенерация динамической памяти, генератор тактов ожидания и т.д.)