Синхронные триггеры
Фактически синхронные (тактовые) триггеры можно рассматривать как особый тип асинхронных триггеров, в которых существуют определенные ограничения на возможность действия информационных сигналов, что позволяет существенным образом упростить их синтез и анализ. В синхронных триггерах допускается изменять информационные сигналы только на протяжении периодов, когда тактовые импульсы блокируют входные цепи и предотвращают изменение состояния триггера (предполагается, что синхронный триггер должен изменять свое состояние под влиянием тактового импульса).
Структура тактируемого уровнем "1" RS -триггера, приведена на рисунке 22, а. Синхронный RS -триггер, равно как и асинхронный RS -триггер, имеет запрещенную комбинацию RS = 11. Его схема широко используется при построении регистров.
Рисунок 22 - Схемы тактируемых триггеров
Синхронный D-триггер функционирует таким образом, что при С= О он сохраняет свое состояние, а при С = 1 работает как асинхронный D-триггер.
Если вход D соединить с выходом Q триггера, то D-триггер работает как счетный триггер, однако, поскольку схема содержит только одну запоминающую ячейку, счетный триггер на базе данного D-триггера может управляться только импульсом. Структура D-триггера приведене на рисунке 23.
Рисунок 23 - Схема тактового D-триггера в базисе И-НЕ
В цифровых устройствах используются RS-, RST-, DV-, D- и JK-триггеры как основные типы триггеров, причем простейшие триггеры выполняются на базовых вентильных элементах, если отсутствуют в составе серии логических элементов. Наибольшей популярностью у разработчиков аппаратуры пользуются универсальные D- и JK -триггеры.
Универсальные триггеры — триггеры, которые могут работать в разных режимах и как разные типы триггеров. Обозначения универсальных триггеров представлены на рис. 24. Характеристические таблицы универсальных триггеров используются при синтезе произвольных цифровых устройств.
Рисунок 24 - Условные обозначения универсальных D-триггеров (а) и JK -триггеров (б)