Основные структуры адресных ЗУ

Назначение, классификация и характеристики ЗУ

Основными операциями ЗУ в общем случае являются запись и считывание. Запись представляет собой занесение информации в память, а считывание - выборку информации из нее. Обе эти операции называют общим термином “обращение к памяти”.

Несмотря на большое разнообразие типов ЗУ, отличающихся назначением, характеристиками, типом используемых элементов и т.д., все они имеют одинаковую структуру (рис.1.).

Рис.1. Общая структура запоминающего устройства

Накопитель предназначен для хранения информации и состоит из запоминающих элементов (ЗЭ), каждый из которых может хранить единицу информации (обычно двоичную - бит). Запоминающие элементы объединяются в ячейки памяти (ЯП), которые чаще всего имеют одинаковое количество ЗЭ и служит для хранения одного слова данных. Каждая ячейка имеет определенный признак, по которому ее можно отыскать в накопителе. Таким признаком часто является номер ячейки, называемый адресом. При записи информации в ЯП ранее хранившееся в ней слово стирается и на его место записывается новое. При считывании информации из ячейки записанное в ней слово должно сохраниться для его многократного использования в процессе вычислений. Поскольку в некоторых ЗУ считывание информации сопровождается ее разрушением, то в этом случае необходимо предусмотреть восстановление (регенерацию) считанной информации.

Канал поиска информации предназначен для отыскания по заданному признаку той ЯП, к которой производится обращение. Признак поступает в канал поиска по кодовым шинам признака (КШПр). В качестве признака чаще всего используется адрес ячейки.

Канал записи обеспечивает запись в выбранную ячейку информации, которая поступает по кодовым шинам записи (КШЗп).

Канал воспроизведения осуществляет считывание информации из выбранной ячейки накопителя. Считанная информация поступает по кодовым шинам чтения (КШЧт) на выход. Для ЗУ с разрушением информации при считывании необходимо предусмотреть возможность ее регенерации. С этой целью считанная информация передается также в канал записи.

Блок местного управления по сигналам центрального устройства управления обеспечивает работу всех узлов ЗУ в режимах записи и считывания информации.

В режиме записи осуществляется занесение данных в ЗУ. При этом выделяют два этапа: поиска нужной ячейки и непосредственно записи в нее информации. В ряде случаев процессу записи должен предшествовать процесс стирания информации в выбранной ячейке.

В режиме считывания осуществляется получение данных из ЗУ. Считывание возможно с разрушением и без разрушения данных. Для считывания без разрушения данных необходимо выполнение двух этапов: поиска нужной ячейки и считывания из нее информации. Считывание с разрушением предполагает, кроме того, этап восстановления информации.

Очевидно, что в общем случае, запоминающее устройство можно рассматривать как функциональную часть ЭВМ, предназначенную для приема (записи), хранения и считывания (чтения) данных. При этом ЗУ, независимо от принадлежности его к тому или иному уровню иерархической структуры, имеет некоторый стандартный набор характеристик.

Характеристики ЗУ. Информационная емкость – максимально возможный объем хранимой информации, измеряемый в битах, байтах, а иногда в количестве слов или ячеек памяти фиксированной разрядности. Бит или разряд хранится запоминающим элементом (ЗЭ), а слово – запоминающей ячейкой (ЗЯ). Байт состоит из 8 бит. Несколько байт образуют слово. Длина слова, в свою очередь, определяется разрядной сеткой ЭВМ. Например, если слово состоит из 2 байт, то, соответственно, двойное слово будет состоять из 4 байт. При определении емкости ЗУ часто используют единицы измерения кило-, мега-, гига- и терабайт. 1024 бит обозначают 1 Кбит. 1024 байт – 1 Кбайт. 1024 Кбайт или 2¹⁰ Кбайт обозначают 1 Мбайт. 1024 Мбайт – 1 Гбайт, а 1024 Гбайт – 1 Тбайт.

Время обращения – интервал времени между подачей сигнала на запись/чтение данных в ЗУ и их (записью/чтением) завершением. В общем случае время обращения определяется как

t_обр.= t_дост. + t_зп/чт + t_реген.,

где t_дост. – время доступа к ЗЯ;

t_зп/чт – время регистрации (записи) или считывания (чтения) данных в одной ЗЯ;

t_реген. – время восстановления (регенерации) данных при разрушающем считывании.

Быстродействие(производительность) ЗУ определяется количеством обращений в единицу времени и рассчитывается как величина, обратная t_обр..

Организация ЗУ – характеристика, определяющая использование информационной емкости и представляющая собой произведение числа хранимых слов на их разрядность. Например, ЗУ емкостью 256 Кбайт имеет организацию 65536х32. Действительно, 256 Кбайт = 2⁸×2¹⁰×2³ =2²¹бит и 65536×32 = 2¹⁶×2⁵ = 2²¹ бит.

Существует также ряд дополнительных характеристик, свойственных конкретным типам ЗУ, речь о которых пойдет ниже.

Классификация ЗУ.Для классификации ЗУ важнейшими признаками являются: организация их взаимодействия с процессором; реализуемые способы доступа к данным; используемые в ЗУ режимы записи и чтения данных; физические принципы регистрации данных.

По признаку организации взаимодействия с процессором выделяют внутренние и внешние ЗУ. Для внутренних ЗУ, к которым относят устройства сверхоперативного и основного уровней иерархической структуры памяти ЭВМ, характерно выполнение условия t_обр. = const, а также соответствие быстродействия ЗУ и процессора. Внешние ЗУ характеризуются условием t_обр. ≠ const и существенно более низким, по сравнению с процессором, быстродействием.

По способам доступа к данным все ЗУ можно условно разделить на четыре класса: ЗУ с произвольным или адресным доступом; ЗУ с прямым или циклическим доступом; ЗУ с последовательным доступом и запоминающие устройства с безадресным доступом к данным.

В ЗУ с произвольным или адресным доступом каждой ЗЯ соответствует свой номер или адрес. Время доступа t_дост. = const, а следовательно, время обращения также является постоянным и не зависит от адреса ЗЯ.

В ЗУ с прямым или циклическим доступом, к которым относят устройства на магнитных и оптических дисках, благодаря вращению носителя информации, возможность обращения к некоторому его участку для записи или чтения циклически повторяется. Время обращения t_обр. ≠ const, что связано с переменностью t_дост., которое в этом случае определяется как

t_дост. = t_поиска + t_позиц.,

где t_поиска – время, необходимое для перемещения головок чтения/записи на нужную дорожку носителя;

t_позиц. – время от момента подведения головок чтения/записи к нужной дорожке до момента, когда под ними окажется начало нужного сектора.

Для ВЗУ с последовательным доступом характерным является последовательный просмотр участков подвижного носителя информации, пока нужный его участок не займет некоторое требуемое положение. В этом случае также t_обр. ¹ const, что связано с переменным значением времени t_дост..

Ассоциативный доступ, как одна из разновидностей безадресного доступа, реализует поиск информации по некоторым признакам, а не по адресу. На выход ЗУ выдаются данные, удовлетворяющие этому признаку. Основная область применения ассоциативных ЗУ в современных ЭВМ – кэширование данных.

По способам организации режимов записи и чтения, а по сути, в зависимости от структуры запоминающего массива ЗУ и способов управления его работой (чтением/записью данных), различают структуры устройств типа 2D, 3D, 2,5D, 2D-M. Данный признак классификации применим для ЗУ с адресным доступом.

Реализуемые в ЗУ физические принципы записи (регистрации) и чтения данных позволяют выделить среди них: магнитные ЗУ (регистрация и чтение информации основаны магнитных свойствах носителей информации); оптические ЗУ (используют оптические технологии); полупроводниковые ЗУ.

В ЗУ с адресным доступом код адреса, подаваемый на его вход, однозначно определяет ячейку, к которой выполняется обращение. Такие ЗУ являются наиболее разработанными, и другие виды памяти часто строят на их основе с соответствующими модификациями.

Адресные запоминающие устройства обычно являются внутренними, полупроводниковыми, реализующими, в зависимости от структурной организации, заданные режимы записи/чтения.

Типичными представителями таких ЗУ являются постоянные запоминающие устройства (ПЗУ), предназначенные только для хранения и чтения данных, и оперативные запоминающие устройства (ОЗУ или ОП), предназначенные не только для хранения и чтения, но и для оперативной , в процессе вычислений, записи необходимых данных.

Основу любого адресного ЗУ составляет запоминающий массив (ЗМ), представляющий собой совокупность определенным образом соединенных ЗЭ, где каждый элемент хранит бит информации. Любой ЗЭ должен реализовать следующие режимы работы: хранение состояния, выдача сигнала состояния (чтение), запись нуля или единицы. Очевидно, что к ЗЭ должны поступать управляющие сигналы для задания режима работы, а также информационный сигнал при записи.

Запоминающий массив имеет систему адресных и разрядных линий (линий выборки). Адресные линии используются для выделения по задаваемому адресу совокупности ЗЭ (запоминающей ячейки). Выборка отдельных разрядов выполняется разрядными линиями, по которым передается хранимая в ЗЭ информация об их состоянии или информация о записываемых данных. Запоминающие массивы строятся из специфичных ЗЭ, для которых характерно использование троичных сигналов и совмещение разрядных линий входных и выходных сигналов.

В зависимости от числа линий выборки и способов их подключения к ЗЭ в составе ЗМ различают структуры ЗУ типа 2D, 3D, 2,5D и 2D-M.

Структура 2D. Организация ЗУ типа 2D (рис.2.1) [4] обеспечивает двухкоординатную выборку каждого ЗЭ ячейки памяти. Основу ЗУ составляет плоская матрица ЗЭ размерностью N = n×2^k, где N – информационная емкость памяти в битах; k – разрядность входного кода адреса A_k; 2^k – количество запоминающих ячеек; n – их разрядность. Обращение к ЗЯ задается кодом адреса A_k, выделение отдельных ЗЭ (разрядов) производится разрядными линиями чтения/записи.

Дешифратор адресного кода DCA при наличии разрешающего сигнала CS (Chip Select – сигнала выбора микросхемы) активизирует одну из 2^k выходных линий, разрешая одновременный доступ ко всем ЗЭ выбранной строки, составляющим в данном случае запоминающую ячейку. Выделение ЗЭ на данной линии выполняется разрядными линиями записи/чтения, которые подключены ко всем ЗЭ, расположенным в соответствующих столбцах. Выбранными для записи/чтения оказываются те ЗЭ, в которых происходит одновременное появление сигналов от адресного дешифратора и усилителя записи (при записи информации) – 2-координатное выделение ЗЭ, или только от DCA (при чтении информации).

Направление обмена данными определяется усилителями записи/чтения, управляемыми сигналом R/W (Read - чтение ; Write - запись). Запоминающие устройства типа 2D являются быстродействующими и достаточно удобными для реализации. Однако ЗУ типа 2D неэкономичны по объему оборудования из-за наличия в них дешифратора с 2^k выходами. В настоящее время структура типа 2D используется в основном в ЗУ небольшой емкости.

Рис.2.1. ЗУ структуры 2D

Структура 3D.Некоторые ЗЭ имеют не один, а два конъюнктивно связанных входа адресной выборки. Использование таких ЗЭ позволяет строить ЗУ с трехкоординатным выделением отдельных элементов памяти. При этом существенно упрощается конструкция дешифраторов адреса.

Основу ЗУ типа 3D (рис.2.2) [4] составляет запоминающий массив в виде совокупности n плоских матриц (иногда говорят – пространственная матрица из n плоских) размерностью , где k = k₁ + k₂ – разрядность входного кода адреса A_k, а k₁ и k₂ – соответственно младшая и старшая части адреса. Обычно стараются обеспечить выполнение условия k₁ = k₂. Информационная емкость ЗУ в битах рассчитывается как . Дешифратор DCA₁, входящий в состав адресного формирователя Адр.Ф₁, при наличии сигнала CS активизирует работу одной из выходных линий, каждая из которых подключена к одноименным ЗЭ всех n плоских матриц. Дешифратор DCA₂, также управляемый сигналом CS, в свою очередь, активизирует работу одной из выходных линий, каждая из которых аналогично подключена ко всем плоским матрицам, и выделяет в них одноименные столбцы ЗЭ. В результате в каждом ЗМ_i будет ровно по одному ЗЭ, на входы которого одновременно поступают два адресных сигнала выборки. Выборка требуемого ЗЭ при чтении выполняется с использованием третьей координаты (разрядной линии выборки). Выбранными для записи оказываются те ЗЭ, в которых происходит одновременное появление сигналов от DCA₁ и DCA₂, а также (по разрядной линии) от усилителя записи/чтения. Для чтения выбранными ЗЭ являются элементы, лежащие на пересечении активизированных выходных линий DCA₁ и DCA₂ .

Рис. 2.2. ЗУ структуры 3D

При записи бит информации с i-го выхода усилителя записи/чтения по разрядной линии подается во все ЗЭ i-го запоминающего массива. Однако запись произойдет только в ЗЭ, лежащий на пересечении активизированных адресных линий DCA₁ и DCA₂. При чтении информации ЗЭ, лежащий на пересечении активизированных адресных линий по разрядной линии выборки, передает сигнал состояния на i–й усилитель записи/чтения. Как и для структуры 2D, направление обмена данными задается сигналом R/W.

Запоминающие устройства 3D более экономичны, чем ЗУ типа 2D. Действительно, вместо одного DCA с 2^k выходами в структуре 3D используются два дешифратора с и выходами (суммарное число выходов этих дешифраторов , что при равенстве k₁ = k₂ составит ). Например, для емкости ЗУ 1К слов для структуры 2D DCA должен иметь 1024 выхода. В это же время для структуры 3D нужны два дешифратора с 32 выходами каждый.

На рисунке 2.3 [4] показана структура одной плоской матрицы ЗМ_i.

Рис. 2.3. Структура ЗМ_i ЗУ типа 3D

Однако структура ЗУ типа 3D требует применения элементов памяти с тремя входами при записи/чтении. Это, в свою очередь, ограничивает область применения таких структур.

Структура 2,5D.Структура 2,5D во многом похожа на структуру ЗУ типа 3D. Основу устройства также составляет запоминающий массив в виде совокупности n плоских матриц размерностью , где k – разрядность входного кода адреса A_k, а k₁ и k₂ соответственно младшая и старшая части адреса. Информационная емкость ЗУ в битах будет составлять N = .

Принципиальное отличие структуры 2,5D от структуры 3D состоит в совмещении функций усилителя записи и адресного дешифратора DCA₂ в устройстве, называемом разрядно-адресным формирователем (РАдр.Ф) (рис.2.4).

Дешифратор DCA₁, входящий в состав адресного формирователя (Адр.Ф), при записи и чтении данных аналогично структуре 3D при наличии сигнала CS активизирует работу одной из выходных линий и выделяет одноименные ЗЭ всех n плоских матриц.

Работа РАдр.Ф определяется подаваемыми на его вход сигналами W или R. При чтении данных (сигнал R), DCA₂ активизирует работу одной из своих выходных линий, а также соответствующих линий каждого из разрядно-адресных формирователей (РАдр.Ф_i), входящих в состав РАдр.Ф. В результате, аналогично структуре 3D в каждом из ЗМ_i окажется равно по одному ЗЭ, на входы которых одновременно поступает два адресных сигнала выборки. С выходов этих ЗЭ через разрядные линии данные поступают на усилители чтения. При записи (сигнал W) дешифратором DCA₂ также активизируется работа одной из адресных линий. Однако, по ней, в этом случае, будет передаваться бит записываемой информации, определяемый данными, поступающими на входы РАдр.Ф_i, где i = 1,…,n. Очевидно, что запись бита информации будет выполняться в ЗЭ, лежащие на пересечении активизированных линий, одна из которых является адресной (от DCA₁), а вторая (от DCA₂) в этом случае - разрядной линией записи. Заметим сходство режима записи с работой структуры 2D.

Рис. 2.4. ЗУ структуры 2,5D

Структура одной плоской матрицы ЗМ_i (рис.2.5) в основном аналогична структуре, приведенной на рис.2.3.

При чтении данных ЗЭ, лежащий на пересечении активизированных адресных линий от DCA₁ и DCA₂ (через РАдр.Ф_i), по разрядной линии чтения передает сигнал состояния на i-й усилитель чтения (аналогично структуре 3D). При записи бита информации DCA₁ активизирует работу одной из выходных линий. Управляемый вторым адресным дешифратором РАдр.Ф_i передает бит информации на одну из активизированных выходных линий. Лежащий на пересечении этих линий ЗЭ оказывается выбранным и в него производится запись бита информации (аналогично структуре 2D).

Поскольку при чтении данных просматривалась аналогия со структурой 3D, а при записи – 2D, запоминающие устройства указанного вида получили название структуры 2,5D.

Рис. 2.5. Структура ЗМ_i ЗУ типа 2,5D

Запоминающие устройства структуры 2,5D обладают достоинствами, отмеченными ранее для структуры 3D.

Недостатком ЗУ типа 2,5D является то, что сигналы на линиях РАдр.Ф_i должны иметь четыре значения: чтение, запись 0, запись 1 и отсутствие записи (хранение). Для ЗЭ с разрушающим считыванием сигналы чтения и записи 0 совпадают, и потребуется лишь три значения сигнала. В связи с этим ЗУ типа 2,5D используется лишь для ЗЭ с разрушающим считыванием. Таковыми являются, например, ЗЭ на ферритовых сердечниках.

Структура 2DM.Запоминающие устройства типа 2DM сочетают в себе достоинства структур 2D и 3D: упрощается процедура дешифрирования адреса и не требуется использование ЗЭ с трехкоординатной выборкой.

Запоминающий массив ЗУ, так же как в 3D и 2,5D, представляет собой совокупность n плоских матриц размерностью каждая, где k – разрядность входного кода адреса A_k; k₁ и k₂ – соответственно младшая и старшая части A_k; n – разрядность хранимых в ЗУ слов. Информационная емкость ЗУ составляет , бит.

Запоминающий массив имеет строк и столбцов. Из рисунка 2.6 [4] видно, что n (количество ЗМ_i) определяется разрядностью данных, а величина соответствует количеству столбцов в каждом запоминающем массиве. Таким образом, ЗМ устройства структуры 2DM организован в массив , в котором все запоминающие элементы каждой строки разделены на n групп по элементов.

Для выделения одной строки ЗМ используется часть разрядов адресного кода – k₁, подаваемого на вход DCA₁. Остальные k₂ разрядов адресного кода используются для выборки требуемой ячейки памяти из множества n- разрядных ЗЯ (), которые содержатся в этой строке. Поскольку каждый ЗМ_i содержит столбцов, то ячейку памяти образуют ЗЭ, лежащие на пересечении выделенной строки и соответствующих столбцов во всех запоминающих массивах. Выборка ЗЭ требуемой ячейки памяти выполняется с помощью мультиплексоров MUX_n-1, MUX_n-2 ,..., MUX₀, управляемых сигналами с выходов DCA₂. Обратим внимание, что в каждой из n групп, содержащей по элементов в выделенной строке, мультиплексор MUX_i выбирает только один ЗЭ.

Рис. 2.6. ЗУ структуры 2DM

При чтении данных (сигнал R) на выходах мультиплексоров образуется n-разрядное выходное слово данных, которое при наличии сигнала CS через буферы данных BD_n-1, BD_n-2, …, BD₀ передается на внешнюю шину.

При записи данных (сигнал W) дешифратор DCA₁ активизирует одну из строк ЗМ. Через управляемые буферы BD_i и соответствующие мультиплексоры MUX_i входное слово данных передается по соответствующим линиям в требуемые ЗЭ каждой из n групп выделенной строки.

Формально структура одного запоминающего массива ЗМ_i структуры 2DM (рис.2.7) [4] соответствует структуре 3М типа 2D.

DCA₁ выделяет строку. Подает по ней сигнал адресной выборки, переводя ЗЭ, лежащие на этой строке, в режим готовности выдачи сигнала состояния. Одновременно по одному из выходов MUX_i , в зависимости от управляющего сигнала W или R, выполняется мультиплексирование (выбор) одного из столбцов. При чтении сигнал состояния ЗЭ, лежащего на пересечении выделенной строки и выбранного столбца, передается через MUX_i на выходной BD_i. При записи бит данных через BD_i и соответствующий MUX_i передается на выбранный ЗЭ.

Рис.2.7. Структура ЗМ_i ЗУ типа 2DM

Контрольные вопросы

1. Назовите уровни иерархической структуры памяти ЭВМ.

2. Чем определяется быстродействие запоминающих устройств с произвольным обращением?

3. Какими аппаратными средствами обеспечивается требуемая (заданная) структура адресного запоминающего устройства?

4. Что такое запоминающий элемент, ячейка, массив?

Разработал

к.т.н., доцент А. Яковлев