Комплементарні MДH-ключі.

Розглянута схема має ряд недоліків як схемотехнічного, так і технологічного характеру, які дуже важко усунути. Вихід з цієї ситуації знаходиться у використаннідинамічного навантаження, в якості якого використовується транзисторний ключ протилежної провідності (рис. 2.11).

У приведеній схемі обидва транзистори включені однаково за схемою з загальним витоком, і ключ є симметричним по відношенню до вхідної та вихідної напруги. Вхідна напруга для обох транзисторів визначається по-різному: для n- канального VT2 – по відношенню до загальної шини, а для p- канального VT1 – до шини живлення. Тому діаграма напруг керування ключом має вигляд, приведений на рис. 2.12, де U_К.1 = U_ВХ – напруга керування транзистором VT1, а U_К.2 = Е – U_ВХ – напруга керування VT2. Враховуючи, що для кожного транзистора U_П є постійною величиною, у залежності від величини напруги Е можливі різні співвідношення між напругою живлення Е та пороговими рівнями:

а) E > U_П.1 + U_П.2 ;

б) E < U_П.1 + U_П.2 ; (2.16)

в) E = U_П.1 + U_П.2 .

Випадок в реалізувати практично неможливо, тому що неможливо точно задати U_П.1 та U_П.2 .

Конкретні значення високого і низького рівнів вихідної напруги ключа визначаються співвідношенням опорів закритого транзистора R_З та відкритого R_В . Реально R_З >> R_В , тому напруга високого рівня практично дорівнює напрузі живлення, а низького – майже не відрізняється від нуля. При зміні вхідної напруги від нуля до U_П.1 транзистор VT2 закритий. У той же час, відповідно до (2.16, а) транзистор VT1 з відкритого стану з практично нульовою напругою на ньому переходить при U_ВХ.П2 з пологої характеристики на круто падаючу. При подальшому підвищенні U_ВХ до U_П.1відкривається транзистор VT2, який спочатку буде знаходитись на пологій частині характеристик. При підвищенні U_ВХ напруга U_З.2 на затворі VT2 зменшується відповідно до формули:

U_З.2 = Е – U_ВХ ,

і транзистор буде підтримуватись в відкритому стані, доки

U_ВХ < Е – U_П.2 .

Як результат, в інтервалі вхідної напруги

U_П.1 < U_ВХ < Е – U_П.2

обидва транзистори перебуватимуть у відкритому стані і через них протікатиме прохідний струм (інтервал bс).

Коли U_ВХ досягне рівня (Е – U_П.2), транзистор VT1закриється, і струм через транзистори припиниться. Подальше підвищення U_ВХ приведе до переходу транзистора VT2до відкритого стану.

Приклад 2.2. При яких вхідних напругах обидва транзистори (рис. 2.11) будуть відкриті, якщо Е = 10 В; U_П.1 = 5 В; U_П.2 = 4 В ?

Розв’язання. Обидва транзистори перебуватимуть у відкритому стані в інтервалі вхідних напруг

5 В < U_ВХ < (10 – 4) В = 6 В.

Розглянемо тепер ситуацію, яка має місце при виконанні співвідношення (2.16, б), коли сума порогових рівнів перевищує напругу живлення Е (див. рис. 2.13, б).

При підвищенні вхідної напруги до величини U_ВХ = Е – U_П.2 транзистор VT1 закривається. Транзистор VT2 перебуватиме у закритому стані до тих пір, поки U_ВХ < U_П.1. Коли U_ВХ = U_П.1 , транзистор VT2 відкривається і після того, як вхідна напруга стане більшою рівня U_ВХ.П.1 , переходить у режим круто падаючих характеристик з практично нульовим рівнем вхідної напруги. Прохідний струм у такій схемі не з’являється.

Враховуючи той факт, що порогові рівні для кожного транзистора є величинами постійними, кожен з режимів може мати місце, якщо змінювати напругу живлення. Режим б, як видно з аналізу, корисний з тієї точки зору, що транзисторний ключ ні в статичних режимах, ні при зміні стану не споживає струму (якщо не враховувати наявність паразитних конденсаторів). При підвищенні напруги живлення схема переходить у режим а, за яким, як буде показано пізніше, можуть наступати аварійні режими.

Часові співвідношення розглянутого ключа при зміні його станів набагато кращі, ніж ключа з резистивним навантаженням. Перш за все, це пояснюється тим, що в процесі зарядки паразитних конденсаторів відсутній високоомний опір R_С і їх перезаряд проходить через відкриті транзистори VT1 і VT2. Слід зазначити, що час перемикання ключа суттєво залежить від величини порогових рівнів і крутизни характеристики І_З = f (U_ВЗ) транзисторів, які є технологічними параметрами і можуть покращуватись з удосконаленням технологій виробництва інтегральних схем.