СХЕМЫ КОНТРОЛЯ ПАРИТЕТА.

С целью повышения надежности передачи двоичной информации применяют множество способов обнаружения ошибок. Сущность одного из них состоит в том, что к передаваемому слову добавляется один контрольный разряд, состояние которого (ноль или единица) должно дополнять количество единиц в передаваемом слове до четного (контроль четности). Принимаемое двоичное слово с учётом контрольного разряда проверяется на четность. Если четности нет, то произошла ошибка.

а)	б)
Рис…….Схема контроля паритета (а) и ее условное обозначение (б).

Для организации схем контроля паритета применяют логические элементы "исключающее ИЛИ", исполняющие роль сумматоров по модулю 2. На рис…… показано такое устройство на четыре разряда. F - контрольный разряд. Сигнал на входе V определяет вид используемого паритета. При V=0 осуществляется контроль четности, при V=1 – контроль нечетности. Например, для передаваемого двоичного кода 1101 на верхнем входе последнего элемента формируется уровень лог. 1. Если V=0, то в контрольный разряд добавляется лог. 1, т.е. сумма передаваемых лог. 1 становится четной.

Примером схем проверки четности в интегральном исполнении служит микросхема 564СА1. Эта микросхема определяет паритет двоичного слова до 12 разрядов.