Теперь рассмотрим, как сигналы используются при обмене по шине ISA и для чего они служат. Сигналы будут описываться как группами, так и по отдельности, так как ISA содержит как шины, которые нужно описывать в группе, так и отдельные сигналы управления, от состояния которых зависит состояние устройства сопряжения и их необходимо рассматривать по отдельности.

SA0…SA19 – фиксируемые адресные разряды (они действительны в течении всего цикла обмена). Используются для передачи 20 младших разрядов адреса памяти и для адресов устройств, ввода/вывода. При обращении к устройствам ввода/вывода действительны только сигналы SA0..SA15 (но практически все платы расширения работают только с SA0…SA9). При регенерации памяти действительны только сигналы SA0..SA7, состояния старших разрядов не определены. Логика всех сигналов положительная. В режиме MASTER эти сигналы вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

LA17…LA23 – не фиксируемые адресные разряды. Используются для адресации памяти и выработки сигнала –MEM CS 16. Действительны, только в начале цикла обмена. Исполнитель должен фиксировать их по отрицательному фронту сигнала BALE. При обращении к устройствам ввода/вывода эти сигналы имеют уровень логического нуля. Логика положительная. Тип выходного каскада – три состояния. Для фиксации необходимо использовать регистр типа “защёлка” (с записью по уровню), стробируемый по сигналу BALE. При прямом доступе к памяти эти сигналы действительны в течении всего цикла обмена, как и SA0…SA19. В режиме MASTER эти сигналы вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

BALE – (Bus Address Latch Enable – разрешение защёлкивания адреса) – сигнал стробирования адресных разрядов. Его отрицательный фронт соответствует действительности адреса на линиях SA0…SA19 и LA17…LA23. Может использоваться устройствами ввода/вывода для заблаговременной подготовки к предстоящему обмену информацией(применяется редко). Тип выходного каскада - ТТЛ.

-SBHE – (System Bus High Enable – разрешение старшего байта) – определяет тип цикла передачи данных (8- или 16- разрядный). Вырабатывается параллельно с сигналами SA0…SA19 и может рассматриваться как дополнительный разряд адреса. Становится активным при передаче старшего байта или 16- разрядного слова (определяется сигналом SA0), пассивен при передаче младшего байта. В режиме MASTER источником этого сигнала является устройство, которое захватило магистраль. Тип Выходного каскада – три состояния.

SD0…SD15 – разряды данных. По линиям SD0…SD7 передаётся младший байт, по линиям SD8…SD15 – старший байт. Обмен данными с 8- разрядными платами расширения осуществляется по линиям  SD0…SD7. Устройство может активизировать шину данных, если к нему идет обращение с циклом чтения или если оно захватило магистраль (в режиме MASTER). Логика сигналов положительная. Тип выходных сигналов – три состояния.

-SMEMR, -MEMR(Memory Read – чтение памяти) – стробы чтения данных из памяти. Память должна выставлять данные при активации этих сигналов. Сигнал –SMEMR вырабатывается только при обращении к адресам, не превышающим FFFFF (в пределах 1 Мбайта), сигнал –MEMR – при обращении ко всем адресам. В режиме MASTER эти сигналы вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

-SMEMRW, -MEMW (Memory Write – запись памяти) – стробы записи данных в память. Память должна принимать данные по положительному (заднему) фронту этих сигналов. Сигнал –SMEMW вырабатывается только при обращении к адресам, не превышающим FFFFF (в пределах 1 Мбайта), сигнал –MEMW – при обращении ко всем адресам. В режиме MASTER эти сигналы вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

-IOR (I/O Read) – строб чтения данных из устройств ввода/вывода. Устройство ввода/вывода должно выставлять свои данные при активации сигнала –IOR и снимать их при снятии  -IOR. В режиме MASTER этот сигнал вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

-IOW (I/O Write) – строб записи данных в устройства ввода/вывода. Устройство ввода/вывода должно принимать данные по положительному (заднему) фронту сигнала –IOW. В режиме MASTER этот сигнал вырабатывает устройство, захватившее магистраль. Тип выходных каскадов – три состояния.

-MEM CS16 (Memory Cycle Select – выбор цикла для памяти) – сигнал выставляется задатчику о том. Что она имеет 16-разрядную организацию. При отсутствии этого сигнала выполняется 8-разрядный обмен. Сигнал врабатывается при распознавании памятью своего адреса на линиях LA17…LA23. Процессор фиксирует его по заднему фронту сигнала BALE. Тип выходного каскада – открытый коллектор.

-I/O CS16 (I/O Cycle Select – выбор цикла для устройства ввода/вывода) – сигнал выставляется устройством ввода/вывода для сообщения задатчику о том, что оно имеет 16-разрядную организацию. При отсутствии этого сигнала выполняется 8-разрядный обмен. Сигнал врабатывается при распознавании устройством ввода/вывода своего адреса на линиях SA0…SA15. Тип выходного каскада – открытый коллектор.

I/O CH RDY ( I/O Channel Ready – готовность канала ввода/вывода) – сигнал снимается (делается низким) исполнителем (устройством ввода/вывода или памятью) по переднему фронту сигналов –IOR и –IOW в случае, если он не успевает выполнить требуемую операцию в темпе задатчика. При этом реализуется асинхронный обмен. Если исполнитель успевает работать в темпе задатчика, то сигнал не снимается (фактически не устанавливается в низкий уровень). Цикл обмена в ответ на снятие этого сигнала продлевается на целое число периодов сигнала SYSCLK. Сигнал I/O Channel Ready не должен сниматься на время, большее заданного в данном компьютере (по стандарту 15 мкс), иначе компьютер переходит к обработке не маскируемого прерывания. Тип выходного каскада – открытый коллектор.

I/O CH CK( I/O Channel Check – проверка канала ввода/вывода) – сигнал вырабатывается любым исполнителем (устройством ввода/вывода или памятью) для информирования задатчика о фатальной ошибке, например об ошибке четности при доступе к памяти.

-REFRESH (Refresh — регенерация) — сигнал выставляется контроллером регенерации для информирования всех уст­ройств на магистрали о выполнении циклов регенерации ди­намического ОЗУ компьютера (каждые 15 мкс). При регене­рации выполняется псевдочтение из одного из 256 адресов ОЗУ (активизируются только разряды адреса SA0...SA7). Пол­ный цикл регенерации — около 4 мс. Тип выходного каска­да — открытый коллектор.

RESET DRV (Reset of Driver — сброс устройства) — сигнал сброса в начальное состояние всех устройств на магистра­ли. Вырабатывается центральным процессором при вклю­чении или сбое питания, а также при нажатии на кнопку RESET компьютера. Внешние платы должны в ответ на этот сигнал (длительностью не менее 1 мс) перевести все свои выходы в высокоимпедансное состояние. Тип выходного каскада — ТТЛ.

SYSCLK (System Clock — системный такт) — сигнал систем­ного тактового генератора со скважностью 2 (меандр). В боль­шинстве компьютеров его частота равна 8 МГц независимо от тактовой частоты процессора. Если в программе SETUP предусмотрена возможность изменения тактовой частоты ма­гистрали, пользователь может задавать ее в широких преде­лах. Но для обеспечения наибольшей совместимости со все­ми имеющимися платами расширения ISA не рекомендуется поднимать эту частоту выше 8 МГц. К тому же на произво­дительность новых компьютеров в целом она влияет незна­чительно. В компьютерах XT сигнал SYSCLK — это тактовый сигнал процессора. Тип выходного каскада — три состояния.

OSC — не синхронизированный с SYSCLK сигнал кварцево­го генератора с частотой 14,31818 МГц со скважностью 2. Может использоваться платами расширения в качестве так­тового сигнала, так как его частота одинакова для всех ком­пьютеров с магистралью ISA. Тип выходного каскада — ТТЛ.

IRQ (Interrupt Request — запрос прерывания) — сигналы за­проса радиальных прерываний. Запросом является поло­жительный переход на соответствующей линии IRQ. Сигнал должен удерживаться до начала обработки процессором запро­шенного прерывания. Тип выходного каскада — ТТЛ. На ка­ждой линии IRQ должен быть один выход. Иногда в литера­туре можно встретить рекомендацию применять выходы с тремя состояниями, но все равно больше одного выхода на линию быть не должно во избежание конфликтов сигналов. Многие входы IRQ заняты системными ресурсами компью­тера (табл. 1.7). Сигналы IRQ0...IRQ2, IRQ8 и IRQ13 задей­ствованы на системной плате и недоступны платам рас­ширения. В компьютере используются два 8-разрядных контроллера прерываний. Сигналы IRQ0...IRQ7 относятся к первому из них, a IRQ8...IRQ15 — ко второму. Для каскади­рования второго контроллера прерываний задействован вход IRQ2. В связи с этим запросы прерывания имеют следующие приоритеты в порядке возрастания: IRQ7, IRQ6, IRQ5, IRQ4, IRQ3, IRQ15, IRQ14, IRQ12, IRQ11, IRQ10, IRQ9.DRQ (DMA Request — запрос ПДП) — сигналы запросов пря­мого доступа к памяти (ПДП). Запросом является положи­тельный переход на соответствующей линии DRQ. Сигнал должен удерживаться до получения ответного сигнала -DACK с тем же номером. Тип выходного каскада — ТТЛ. На каж­дой линии DRQ должен быть один выход. В компьютере ис­пользуются два контроллера ПДП. Каналы ПДП, соответст­вующие первому контроллеру (сигналы DRQ0...DRQ3) предназначены для 8-битного обмена, а соответствующие вто­рому котроллеру (DRQ5...DRQ7) — для 16-битного. Канал DRQ4 используется для каскадирования контроллеров и не­доступен пользователям. DRQ0 имеет наивысший приоритет, DRQ7 — наинизший. В IBM PC XT канал DRQ0 использовался для регенерации динамической памяти. Канал DRQ1 зарезервирован для контроллера бисинхронного обмена SDLC, а канал DRQ2 — для контроллера гибкого диска.

Таблица 2. Назначение аппаратных прерываний ISA.

-DACK (DMA Acknowledge — подтверждение ПДП) — сигналы подтверждения предоставления прямого доступа. Вырабаты­ваются в ответ на соответствующий сигнал DRQ в случае, если прямой доступ предоставлен данному каналу. Удерживаются до окончания прямого доступа. Тип выходного каскада — ТТЛ.

AEN (Address Enable — разрешение адреса) — используется в режиме ПДП для сообщения всем платам расширения, что производится цикл ПДП. Устанавливается и снимается парал­лельно с адресом. При его переходе в активное состояние все платы расширения, не участвующие в данном ПДП, должны отключаться от магистрали (переходить в пассивное состоя­ние). Тип выходного каскада — ТТЛ.

Т/С (Terminal Count — окончание счета) — устанавливается в режиме ПДП тогда, когда по текущему каналу ПДП закончен счет циклов пересылок данных. Тип выходного каскада — ТТЛ.

-MASTER (Master — хозяин, задатчик) — используется платой расширения, желающей стать задатчиком магистрали. В этом случае надо выставить сигнал DRQ и, получив в ответ сигнал -DACK, установить сигнал -MASTER, а затем через минимум один период SYSCLK можно выставлять адрес и через мини­мум два периода SYSCLK можно вырабатывать стробы обмена. Если -MASTER удерживается более 15 мкс, то динамическое ОЗУ компьютера требует регенерации (разрешения сигнала -RE­FRESH). Тип выходного каскада — открытый коллектор.

Стандартом магистрали ISA установлены ограничения на мак­симальное значение тока, потребляемого каждой платой расширения (они связаны только с возможностями исполь­зуемого разъема). Значения этих токов для всех напряжений питания приведены в таблице 1.8. Отметим, что максималь­ный ток потребления всеми используемыми платами расши­рения определяется типом источника питания данного ком­пьютера и не стандартизован. Вообще же мощность блока питания зависит от класса компьютера и может варьировать­ся от 100—150 Вт (для slim-корпусов) до 300—330 Вт (для big-tower). Некоторые современные «зеленые» компьютеры име­ют блоки питания с мощностью не более 75 Вт. Но наиболее типичные параметры источника питания IBM PC AT мощ­ностью 200 Вт приведены в таблице 1.9.

Таблица 3. Максимальные токи потребления платами расширения.

Таблица 4. Допустимые токи потребления от источника питания.

Выходные напряжения источника достигают номинального уровня за время не более 100 мс после включения питания. Источники, как правило, имеют встроенную защиту от пере­грузок, которая включается за время 20 мс. Источник должен быть обязательно нагружен по напряжениям +5 В и +12 В. Если по этим выходам не будет обеспечен минимальный ток потребления, это воспринимается как перегрузка. Для выхо­да из перегрузки надо выключить и снова включить питание источника через время не менее 1с.

Циклы магистрали ISA

В режиме программного обмена информацией на магистрали ISA выполняются четыре типа циклов:

♦    цикл записи в память;

♦    цикл чтения из памяти;

♦    цикл записи в устройство ввода/вывода;

♦    цикл чтения из устройства ввода/вывода.

Наиболее часто УС проектируются как устройства ввода/ вывода. Временные диаграммы циклов обмена для этого слу­чая приведены на рис. 1.3 (все временные параметры приве­дены для частоты SYSCLK, равной 8 МГц). Циклы начи­наются с выставления задатчиком адреса на линиях SA0...SA15 и сигнала -SBHE. Отметим, что несмотря на потенциальную возможность адресации по 16 линиям адреса, чаще всего используются только 10 младших линий SA0...SA9, так как большинство разработанных ранее плат расширения ис­пользуют только их, и, следовательно, за исключением осо­бых случаев нет смысла обрабатывать старшие разряды SA10...SA15. Это будет подробнее рассмотрено в главе 2. В

Рис. 1.3. Временные диаграммы циклов программного обмена с устройствами ввода/вывода (все временные интервалы в наносекундах).

ответ на получение адреса исполнитель, распознавший свой адрес, должен сформировать сигнал -I/O CS16 в случае, если обмен должен быть 16-разрядным.

Далее следует собственно команда чтения или записи. При цикле чтения задатчик выставляет сигнал -IOR, в ответ на ко­торый исполнитель (УС) должен выдать данные на шину дан­ных. Эти данные должны быть сняты исполнителем после окончания сигнала -IOR. В цикле записи задатчик выставля­ет записываемые данные и сопровождает их стробом записи -IOW. Здесь надо отметить, что хотя в соответствии со стан­дартом установка записываемых данных предшествует выстав­лению -IOW, в некоторых компьютерах реализуется обратный порядок: сначала выставляется -IOW, а затем появляются дан­ные. Поэтому при проектировании УС надо рассматривать как момент действительности данных только задний (положитель­ный) фронт сигнала -IOW.

В случае, когда УС не успевает выполнить требуемую от него команду в темпе магистрали, оно может приостановить на це­лое число периодов сигнала SYSCLK завершение цикла чтения или записи с помощью снятия (перевода в низкий уровень) сиг­нала I/O CH RDY (так называемый удлиненный цикл). Это про­изводится в ответ на получение сигнала -IOR или -IOW. Сиг­нал I/O CH RDY может удерживаться низким не более 15,6 мкс, в противном случае процессор переходит в режим обработки немаскируемого прерывания. Отметим, что некоторые изгото­вители персональных компьютеров указывают в сопроводитель­ной документации другие допустимые величины этого времен­ного интервала (например, 2,5 мкс), так что не следует ориентироваться на максимальную величину, указанную в стан­дарте, иначе нет гарантии работы УС во всех компьютерах.

На рис. 1.4 приведены временные диаграммы циклов обмена с памятью (указаны только временные интервалы, отличающие­ся от аналогичных на рис. 1.3). Для асинхронного режима об­мена (удлиненного цикла) здесь также используется сигнал I/O CH RDY. Отметим, что УС, работающее как память, должно обрабатывать все адресные разряды, включая LA17...LA23.

Помимо циклов программного обмена на магистрали ISA мо­гут выполняться также циклы прямого доступа к памяти

Рис. 1.4. Временные диаграммы циклов программного обмена с памятью (все временные интервалы в наносекундах).

Рис. 1.5. Временные диаграммы циклов ПДП (t — время предоставления ПДП, Т — период сигнала SYSCLK; все временные интервалы в наносекундах).

(ПДП). Временная диаграмма для этого случая показана на рис. 1.5. Так как магистраль ISA имеет раздельные стробы чтения и записи для устройств ввода/вывода и для памяти, пересылка данных в режиме ПДП производится за один ма­шинный цикл. То есть если данные надо переслать из уст­ройства ввода/вывода в память, то одновременно производит­ся чтение данных из устройства ввода/вывода (по сигналу -IOR) и их запись в память (по сигналу -MEMW). Аналогично производится пересылка данных из памяти в устройство вво­да/вывода (по сигналам -MEMR и -IOW).

Цикл ПДП начинается с запроса ПДП от исполнителя, же­лающего произвести обмен, с помощью одного из сигналов DRQ. После освобождения магистрали текущим задатчиком (например, процессором) контроллер ПДП формирует соответствующий сиг­нал -DACK, говорящий о предоставлении ПДП запросившему его устройству. Затем контроллер ПДП вырабатывает адрес ячейки памяти, с которой будет производиться обмен в текущем цикле, и сигнал AEN, который говорит устройству ввода/вывода о том, что к нему идет обращение в режиме ПДП. После этого выставляет­ся строб чтения (-IOR или -MEMR), в ответ на который источ­ник передаваемых данных выставляет свою информацию на шину данных, и строб записи (-MEMW или -IOW), по которому дан­ные записываются в приемник данных. Здесь так же, как и в обычном цикле возможен асинхронный обмен (удлиненный цикл) с использованием сигнала I/O CH RDY.

Одной из особенностей магистрали ISA является необходимость проведения регенерации динамической памяти компьютера с помощью специальных циклов регенерации на магистрали. Временная диаграмма цикла регенерации показана на рис. 1.6. Эти циклы выполняет входящий в состав материнской платы компьютера контроллер регенерации, который должен для это­го получать управление магистралью каждые 15 микросекунд. Во время цикла регенерации производится чтение одной из 256 ячеек памяти (для адресации используются только восемь млад­ших разрядов адреса SA0...SA7). При этом читаемая информа­ция нигде не используется, то есть это цикл псевдочтения. Проведение 256 циклов регенерации, то есть псевдочтение из 256 последовательных адресов ОЗУ, обеспечивает полное ос­вежение информации в ОЗУ и ее непрерывное сохранение. Если по каким-то причинам цикл регенерации не производится вовремя, то возможна утеря информации в ОЗУ. Цикл ре­генерации включает в себя выставление сигналов -REFRESH, адреса SA0...SA7 и -MEMR. В случае необходимости может ис­пользоваться сигнал I/O CH RDY.

Рис. 1.6. Временные диаграммы циклов регенерации (Т — период сигнала SYSCLK,   все временные интервалы в наносекундах).

1.2.4. Электрические характеристики линий ISA

При проектировании УС помимо протоколов обмена по ма­гистрали надо учитывать также электрические характеристи­ки сигналов. Стандарт магистрали определяет требования к входным и выходным токам приемников и источников сиг­нала каждой из плат расширения. Несоблюдение этих требо­ваний может нарушить функционирование всего компьютера и даже вывести его из строя.

Выходные каскады передатчиков магистральных сигналов УС должны выдавать ток низкого уровня не меньше 24 мА (это отно­сится ко всем типам выходных каскадов), а ток высокого уров­ня—не меньше 3 мА (для выходов с тремя состояниями и ТТЛ).

Входные каскады приемников магистральных сигналов долж­ны потреблять входной ток низкого уровня не больше 0,8 мА, а входной ток высокого уровня — не больше 0,04 мА.

Кроме этого необходимо учитывать, что максимальная длина печатного проводника от контакта магистрального разъема довывода микросхемы не должна превышать 65 миллиметров, а максимальная емкость относительно земли по каждому кон­такту магистрального разъема не должна быть больше 20 пФ.

К некоторым линиям магистрали подключены нагрузочные ре­зисторы, идущие на шину питания +5 В. К линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW, -I/O СН СК подключены резисторы 4,7 кОм, к линиям -I/O CS 16, -MEM CS 16, -REFRESH, -MASTER, -OWS - 300 Ом, а к линии I/O СН RDY — 1 кОм. Кроме того, к некоторым линиям магистра­ли подключены последовательные резисторы: к линиям -IOR, -IOW, -MEMR, -MEMW, -SMEMR, -SMEMW и OSC - рези­сторы номиналом 22 Ом, а к линии SYSCLK — 27 Ом.