Регистры
МОДУЛЬ 8. РЕГИСТРЫ
Блок 8.1. Общие сведения
Регистр предназначен для хранения многоразрядных двоичных чисел (слов). Поэтому его основу составляют запоминающие эле-менты – триггеры. В каждом из них хранится цифра разряда числа.
Кроме хранения, регистр может осуществлять сдвиг принятого слова, преобразование параллельного кода в последовательный и наоборот, преобразование кода из прямого в обратный (когда единицы заменяются нулями, а нули – единицами) и наоборот, и не-которые арифметические и логические операции.
В соответствии со способом ввода и вывода разрядов числа различают регистры параллельные, последовательные и комбиниро-ванные.
В параллельном регистре (регистре памяти) ввод и вывод слова осуществляется в параллельной форме – одновременно всех раз-рядов, в последовательном (сдвиговом) регистре разряды числа вводятся и выводятся последовательно, в комбинированном реги-стре ввод числа осуществляется в параллельной форме, а вывод в последовательной или наоборот.
Рис.8.1.
Изучив материал этого модуля, студент сможет разрабатывать схемы уст-ройств, правильно выбирая регистры в соответствии с их назначением и конкрет-ными требованиями.
Блок 8.2. Параллельный регистр
Рис. 8.2,а Рис. 8.2,б
На рис.8.2,а приведена функциональная схема па-раллельного регистра (регистра памяти) на RS-триггерах при однофазном способе приема числа xn ….x2, x1.
Так как сигналы, поступающие только на входы S, не могут установить соответствующие триггеры в состояния 0 (из-за чего число будет записано с ошибкой), то перед приемом числа все триггеры ре-гистра обнуляются. Для этого на линию “0” подает-ся логическая 1. Подготовка к приему новой ин-формации составляет первый такт.
Во втором такте по сигналу 1 на линии “П” (“Прием”) двоичное число всеми разрядами одновременно (параллельно) через конъюнкторы запи-сывается в разряды регистра. Выдача числа в прямом коде осуществля-ется по сигналу лог. 1 на линии Впр, а в обратном – по сигналу лог.1 на линии Вобр.
Ввод информации в рассматриваемом регистре может осуществлять-ся и парафазным способом, когда i-ый разряд числа на вход S поступает непосредственно, а на R-вход – через инвертор. Этим исключается необходимость предварительной установки триггеров в 0, так как теперь его состояние целиком определяется сигналами на S- и R-входах, т. е. цифрой в разряде кода. Такая запись числа осуще-ствляется в один такт и производится намного быстрее, чем двухтактная.
Параллельный регистр может быть реализован и на других типах триггеров, имеющих информационные входы.
Условное изображение параллельного четырехразрядного регистра приведено на рис.8.2,б, где Q1...Q4 – выходы разрядов реги-стра, D1...D4 – входы, с которых в регистр одновременно записываются все разряды заносимого слова при поступлении импульса разрешения на С-вход
Блок 8.3. Последовательный регистр
В последовательных регистрах число вводится и выво-дится последовательно разряд за разрядом. Разряды такого регистра соединены последовательно. Каждый разряд вы-дает информацию в следующий и одновременно принимает новую информацию из предыдущего. Для этого каждый разряд должен иметь два запоминающих элемента. В пер-вый передается информация из предыдущего разряда, од-новременно второй запоминающий элемент передает свою информацию в последующий разряд; затем информация, принятая первым запоминающим элементом, передается во второй, а первый освобождается для приема новой инфор-мации.
Двухступенчатый триггер (например, JK-триггер, D-триггер) представляет совокупность двух запоминающих элементов, поэтому он один может составлять разряд последовательного регистра.
Если в цепи таких триггеров выходы одного триггера соединить с входами другого, то по фронту тактового импульса во вход-ную ступень каждого триггера будет заноситься информация из выходной ступени предыдущего триггера, а по спаду импульса она будет переписываться в выходную ступень. Теперь (по фронту следующего тактового импульса) во входной ступени триггера ин-формация может быть заменена новой (из предыдущего триггера) без опасения, что предыдущая будет потеряна.
Регистры
Комбинированные регистры
Сдвиговые регистры
Регистры памяти
Функциональная схема последовательного регистра приведена на рис.8.3, где, к примеру, левый триггер предназначен для хране-ния старшего разряда числа, а правый – для хранения младшего разряда. Разряды двоичного числа (высокие и низкие потенциалы), начиная с его младшего разряда, последовательно поступают на входы старшего разряда регистра. Поступление разрядов числа че-редуется с поступлением импульсов сдвига, которыми вводимые разряды продвигаются вдоль регистра, пока младший разряд n-разрядного числа не окажется в младшем разряде регистра.
Для выдачи записанного числа в последовательной форме надо на входы старшего разряда регистра подать хi=0, i=1, а на ли-нию импульсов сдвига – n импульсов. Первый импульс выдвинет из младшего разряда регистра младший разряд числа, на его ме-сто передвинется второй разряд числа и т. д. – все число сдвинется вдоль регистра на один разряд. Одновременно с входов в стар-ший разряд регистра будет записан 0. Второй импульс сдвига выдвинет из регистра второй разряд числа и продвинет 0 из старшего разряда регистра в соседний, более младший и т.д. После n импульсов сдвига число будет полностью выведено из регистра, в раз-ряды которого окажутся записанными нули. В соответствии с механизмом перемещения разрядов числа вдоль регистра последова-тельный регистр называют сдвигающим (сдвиговым). Он может быть однонаправленным (для сдвига числа в сторону младшего разряда – правый сдвиг, в сторону старшего разряда – левый сдвиг), а также реверсивным, обеспечивающим сдвиг в обе стороны.
Схема реверсивного сдвигового регистра изображена на рис.8.4. При V=1 верхний ряд конъюнкторов заблокирован и в регистр сдвиговыми импульсами могут вдвигаться разряды слова слева направо с входа D1. При V=0 блокируется нижний ряд конъюнкто-ров и слово может вдвигаться в регистр с входа D2 справа налево.
Блок 8.4. Параллельно-последовательный регистр
Параллельно-последовательные регистры используются, в частности, для преобразования параллельной формы кода в последова-тельную и наоборот. Для решения первой задачи регистр, выполненный по схеме рис. 8.3, должен иметь триггеры с нетакти-руемыми входами S и R для записи слова в параллельном коде. С подачей импульсов сдвига этот код разряд за разрядом будет по-являться на выходе триггера младшего разряда. При решении второй задачи число вводится в регистр последовательно разряд за разрядом, а снимается одновременно с выходов всех триггеров.
Если выходы последнего триггера (см. рис. 8.3) соединить с входами первого, то получится кольцевой регистр сдвига. Записан-ная в его разряды информация под воздействием сдвигающих импульсов будет циркулировать по замкнутому кольцу. Кольцевой регистр иначе называют кольцевым счетчиком. Его коэффициент пересчета равен числу разрядов n: единица, записанная в один из разрядов, периодически появляется в нем после того, как пройдут n сдвигающих импульсов.
Приведем еще одно применение регистра. Пусть в регистр (см., например, рис. 8.3) записано число так, что его крайние разряды свободны от разрядов числа. При этом сдвиг числа влево (в сторону старших разрядов) увеличивает число вдвое, а сдвиг вправо уменьшает число в два раза. Это легко проследить на примере. Число 00111002 = 2810. При сдвиге влево оно будет равно 01110002=5610, а при сдвиге вправо составит 00011102 =1410.
Промышленность выпускает многие типы регистров в интегральном исполнении.
На рис. 8.4 приведено условное изображение 4-х разрядного параллельно-последовательного регистра со сдвигом вправо. Выбор режима (последовательный или параллельный ввод числа) определяется сигналом на входе V2: при логическом 0 регистр работает как сдвигающий, а при логической 1 - как параллельный. Через вход VI в первый разряд регистра последовательно вводятся разряды двоичного числа. Синхроимпульсы, пос-тупающие на вход С1, обеспечивают их сдвиг. По входам D1...D4 в регистр может быть занесено двоичное число в параллельной форме всеми разрядами одновременно. Его запись происходит с поступлением синхро-импульса на вход С2.
В условных обозначениях регистров со сдвигом влево стрелка обращена в сторону, противоположную изображенной на рис. 8.4, а в реверсив-ных сдвигающих регистрах она показы-вается двунаправленной.
На рис. 8.5 показано наращивание раз-рядов последовательно-параллельного регистра (с последовательным вводом и параллельным выводом числа). По каж-дому импульсу на входе С разряды вво-димого слова с входа D вдвигаются в ре-гистр. С выхода последнего разряда (Q4) предыдущего регистра разряд слова по-ступает на вход D последующего регист-ра, составляющих как бы непрерывную цепочку последовательно включенных триггеров.
1. Какой должна быть минимальная разрядность регистра для записи чисел, десятичный эквивалент наибольшего из которых ра-вен 45.
2. Сколько разрядов должен иметь сдвиговый регистр, чтобы трехзначное двоичное число можно было увеличить в восемь раз.
1.Составьте принципиальную схему последовательно-параллельного регистра, по одному управляющему входу которого осуще-ствляется переход от параллельной записи к последовательной.
2. Составьте принципиальную схему последовательно-параллельного регистра с двумя управляющими входами, один из которых устанавливает параллельный ввод числа, а другой – последовательный.
3.Составьте схему регистра памяти при парафазном занесении информации.
Заключение по теме модуля "Регистры"
По способу занесения числа регистры разделяются на параллельные (регистры памяти), последовательные (сдвиговые регистры) и параллельно- последовательные (комбинированные).
Кроме хранения числа, последовательные и параллельно-последовательные регистры могут осуществлять сдвиг чисел, что соот-ветствует их умножению или делению.
На параллельно-последовательных регистрах осуществляют преобразование параллельного кода в последовательный и наоборот.
Литература
1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы – М.: Телеком, 2000г., c. 126…130
2. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре – Л.: Энергоиздат , 1986 г., c. 236…258.
3. Фролкин В.Т., Попов Л.Н. Импульсные и цифровые устройства – М.: Радио и связь, 1992 г., c.229…248.
4. Потемкин И.С. Функциональные узлы цифровой автоматики – М.: Энергоатомиздат, 1988 г., c. 206…211, 276…290.
5. Сайт в интернете: WWW. abc. WSV.ru
6. Сайты в интернете : rff.tsu.ru, pub. mirea. ac. ru, foroff. phys. msu.ru